Filter
Top Products
Table of Contents
iv
AM700 Audio Measurement Set Service Manual
Main/CPU Board (A6) 3–44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU and DSP Bus Interface (diagram 1) 3–44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU 3–44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Interrupt Control 3–46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU Board Memory Map 3–46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU/DSP Host Interface 3–46. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
System Clock and Resets, Counter, and Address Decoder (diagram 2) 3–47. . . . . . .
System Clock 3–47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Reset 3–47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bus Halt Indicator 3–47. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Host CPU Reset Functional Description 3–47. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Manual System Reset 3–48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Counter 3–48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Address Decoder 3–48. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Memory Controller, EPROM, FEPROM, and NVRAM (diagram 3) 3–49. . . . . . . . .
EPROM 3–49. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
NVRAM 3–49. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Flash EPROM (FEPROM) 3–49. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Battery Backup 3–50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DRAM and Diagnostic Display (diagram 4) 3–50. . . . . . . . . . . . . . . . . . . . . . . . . . . .
Dynamic RAM Controller 3–50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Board Status Register 3–50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Diagnostic Displays 3–50. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
LED Display Register 3–51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Watchdog Timer 3–51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bus Arbitration and Interrupt Encoder (diagram 5) 3–51. . . . . . . . . . . . . . . . . . . . . . .
Interrupt Encoder 3–51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Board Registers and Timer (diagram 6) 3–51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Board Status Register (BSR) 3–51. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Board Program Register (BPR) 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Board Code Register 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Real Time Clock 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
I/0 Processor (diagram 7) 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Front Panel Processor 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Front Panel Processor RAM 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
CPU to Front Panel Interface Buffers 3–52. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Front Panel PAL 3–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Video ASIC and VRAM (diagram 8) 3–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Video RAM 3–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Video ASIC 3–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Troubleshooting Hint 3–53. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
VRAMDAC and Floppy Drive Interface (diagram 9) 3–54. . . . . . . . . . . . . . . . . . . . .
Video RAM/DAC 3–54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Floppy Drive Controller 3–54. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
RS232C Interface (diagram 10) 3–55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
General Description 3–55. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
GPIB Controller and Host Interface (diagram 11) 3–55. . . . . . . . . . . . . . . . . . . . . . . .
General Purpose Interface Bus (GPIB) Controller 3–55. . . . . . . . . . . . . . . . . . . .
DSP Board (A7) 3–56. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Bus Buffers and Connectors (diagram 1) 3–57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
Reset and Clocks (diagram 2) 3–57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
System Reset 3–57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
DSP Reset Functional Description 3–57. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .